APRENDIZAJE BASADO EN PROYECTOS EN LA ENSEÑANZA DE ARQUITECTURA DE COMPUTADORES: DESARROLLO DE UN PROCESADOR RISC-V EN VERILOG

Resumen

Este artículo presenta la implementación de un procesador basado en la arquitectura Reduced Instruction Set Computer de quinta generación (RISC-V32I), descrito en Verilog HDL 2001. El objetivo fue desarrollar una propuesta de enseñanza basada en el Aprendizaje Basado en Proyectos (ABP), aproximando los contenidos de Arquitectura de Computadores y Circuitos Digitales a una experiencia práctica de desarrollo de hardware. La metodología se organizó en un cronograma de 17 semanas, incluyendo preparación teórica, implementación incremental de un pipeline de cinco etapas, validación funcional mediante simulación y evaluación de la experiencia de los estudiantes. Se utilizaron ModelSim e Intel Quartus Prime para simulación, síntesis y depuración. Los resultados evidenciaron la implementación del camino de datos, la validación funcional de la ejecución de instrucciones y la creación de una interfaz textual para monitorear el pipeline. Al finalizar, se llevó a cabo una evaluación de la percepción de los estudiantes sobre la experiencia de aprendizaje, considerando las competencias movilizadas durante el proyecto y los niveles cognitivos de la Taxonomía de Bloom.