APRENDIZAGEM BASEADA EM PROJETOS NO ENSINO DE ARQUITETURA DE COMPUTADORES: DESENVOLVIMENTO DE UM PROCESSADOR RISC-V EM VERILOG

Resumo

Este artigo apresenta a implementação de um processador baseado na arquitetura Reduced Instruction Set Computer de quinta geração (RISC-V32I), descrito em Verilog HDL 2001. O trabalho teve como objetivo desenvolver uma proposta de ensino fundamentada no Aprendizado Baseado em Projetos (ABP), aproximando conteúdos de Arquitetura de Computadores e Circuitos Digitais de uma experiência prática de desenvolvimento de hardware. A metodologia foi organizada em um cronograma de 17 semanas, envolvendo capacitação teórica, implementação incremental de um pipeline de cinco estágios, validação funcional por simulação e avaliação da experiência dos estudantes. Foram utilizadas as ferramentas ModelSim e Intel Quartus Prime para simulação, síntese e depuração. Os resultados evidenciaram a implementação do caminho de dados do processador, a validação do fluxo de instruções por meio de testes funcionais e a criação de uma interface textual para monitoramento do pipeline. Ao final, foi realizada uma avaliação da percepção dos estudantes sobre a experiência de aprendizagem, considerando as competências mobilizadas durante o projeto e os níveis cognitivos da Taxonomia de Bloom.