

APRENDIZAGEM BASEADA EM PROJETOS NO ENSINO DE ARQUITETURA DE COMPUTADORES: DESENVOLVIMENTO DE UM PROCESSADOR RISC-V EM VERILOG

PROJECT-BASED LEARNING IN COMPUTER ARCHITECTURE EDUCATION:
DEVELOPMENT OF A RISC-V PROCESSOR IN VERILOG

APRENDIZAJE BASADO EN PROYECTOS EN LA ENSEÑANZA DE ARQUITECTURA DE
COMPUTADORES: DESARROLLO DE UN PROCESADOR RISC-V EN VERILOG

Luanderson Oliveira de Carvalho¹

Davi Sousa Soares²

Victor Kauan da Silva Miranda³

João Pedro Saleh de Sousa⁴

João Manoel Costa Menezes⁵

Ivan Saraiva Silva⁶

RESUMO: Este artigo apresenta a implementação de um processador baseado na arquitetura Reduced Instruction Set Computer de quinta geração (RISC-V_{32I}), descrito em Verilog HDL 2001. O trabalho teve como objetivo desenvolver uma proposta de ensino fundamentada no Aprendizado Baseado em Projetos (ABP), aproximando conteúdos de Arquitetura de Computadores e Circuitos Digitais de uma experiência prática de desenvolvimento de hardware. A metodologia foi organizada em um cronograma de 17 semanas, envolvendo capacitação teórica, implementação incremental de um pipeline de cinco estágios, validação funcional por simulação e avaliação da experiência dos estudantes. Foram utilizadas as ferramentas ModelSim e Intel Quartus Prime para simulação, síntese e depuração. Os resultados evidenciaram a implementação do caminho de dados do processador, a validação do fluxo de instruções por meio de testes funcionais e a criação de uma interface textual para monitoramento do pipeline. Ao final, foi realizada uma avaliação da percepção dos estudantes sobre a experiência de aprendizagem, considerando as competências mobilizadas durante o projeto e os níveis cognitivos da Taxonomia de Bloom.

Palavras-chave: RISC-V_{32I}. Arquitetura de Computadores. Circuitos Digitais. Aprendizagem Baseada em Projetos. Taxonomia de Bloom.

¹ Graduando em Ciência da Computação pela Universidade Federal do Piauí (UFPI). Discente em Iniciação Científica.

² Graduando em Ciência da Computação pela Universidade Federal do Piauí (UFPI). Discente em Iniciação Científica.

³ Graduando em Ciência da Computação pela Universidade Federal do Piauí (UFPI). Discente em Iniciação Científica.

⁴ Graduando em Ciência da Computação pela Universidade Federal do Piauí (UFPI). Discente em Iniciação Científica.

⁵ Graduando em Ciência da Computação pela Universidade Federal do Piauí (UFPI). Discente em Iniciação Científica.

⁶ Orientador. Professor Doutor da Universidade Federal do Piauí (UFPI). Doutor em Microeletrônica pela Universidade Pierre e Marie Curie (Paris VI).

ABSTRACT: This article presents the implementation of a processor based on the fifth-generation Reduced Instruction Set Computer architecture (RISC-V32I), described in Verilog HDL 2001. The study aimed to develop a Project-Based Learning (PBL) approach that connects concepts in computer architecture and digital circuits with practical hardware development. The methodology followed a 17-week schedule involving theoretical preparation, incremental implementation of a five-stage pipeline, functional validation through simulation, and evaluation of the students' learning experience. ModelSim and Intel Quartus Prime were used for simulation, synthesis, and project debugging. The results demonstrated the implementation of the processor datapath, functional validation of instruction execution, and the development of a text-based interface for pipeline monitoring. The findings indicate that the proposed approach contributed to consolidating technical and cognitive skills by connecting theoretical concepts with practical hardware development activities. Finally, an assessment of the students' perception of the learning experience was conducted, considering the competencies mobilized during the project and the cognitive levels of Bloom's Taxonomy.

Keywords: RISC-V32I. Computer Architecture. Digital Circuits. Project-Based Learning. Bloom's Taxonomy.

RESUMEN: Este artículo presenta la implementación de un procesador basado en la arquitectura Reduced Instruction Set Computer de quinta generación (RISC-V32I), descrito en Verilog HDL 2001. El objetivo fue desarrollar una propuesta de enseñanza basada en el Aprendizaje Basado en Proyectos (ABP), aproximando los contenidos de Arquitectura de Computadores y Circuitos Digitales a una experiencia práctica de desarrollo de hardware. La metodología se organizó en un cronograma de 17 semanas, incluyendo preparación teórica, implementación incremental de un pipeline de cinco etapas, validación funcional mediante simulación y evaluación de la experiencia de los estudiantes. Se utilizaron ModelSim e Intel Quartus Prime para simulación, síntesis y depuración. Los resultados evidenciaron la implementación del camino de datos, la validación funcional de la ejecución de instrucciones y la creación de una interfaz textual para monitorear el pipeline. Al finalizar, se llevó a cabo una evaluación de la percepción de los estudiantes sobre la experiencia de aprendizaje, considerando las competencias movilizadas durante el proyecto y los niveles cognitivos de la Taxonomía de Bloom.

Palabras clave: RISC-V32I. Arquitectura de Computadores. Circuitos Digitales. Aprendizaje Basado en Proyectos. Taxonomía de Bloom.

1 INTRODUÇÃO

O conjunto de instruções da arquitetura RISC-V foi projetado para ser realista em termos de mercado, suportar múltiplos núcleos de processamento em atividade altamente paralela, suportar endereços de 32 bits e de 64 bits, ser totalmente virtualizável, ser aberto e ser completo, dentre outras características, de acordo com o site da *RISC-V International* (RISC-V INTERNATIONAL, 2025). Sob esse viés, diversos trabalhos procuraram compreender e explorar as características dessa arquitetura, que reuniu as mudanças e os avanços mais centrais

que envolvem o estado da arte na pesquisa de microarquiteturas *RISC-V* (LU T, 2021; CUI E, et al., 2023). Esses estudos evidenciam a presença recorrente da arquitetura *RISC-V* na literatura relacionada à microarquitetura e ao ensino de sistemas computacionais.

Nesse contexto, após consultas na literatura, observam-se alguns casos em que os estudantes possuem dificuldades para compreender os resultados obtidos ao Nível de Transferência de Registradores (RTL), que é o padrão fundamental em projetos de sistemas eletrônicos, ou mesmo encontram percalços na adaptação entre os estudos teóricos abordados na academia e a necessidade prática de engajamento exigida pelo mercado de trabalho de produção de circuitos integrados, por exemplo (MINEV P, et al., 2023; YANG X, 2021). Dessa forma, pode ser interessante, do ponto de vista do aprendiz, utilizar ferramentas de visualização em simulações, com uma camada maior de abstração, facilitando a compreensão e a observação dos resultados, sem perda de qualidade da informação. Ademais, a abordagem de ensino baseado em projetos aliada aos recursos presentes em sala de aula, utilizando uma metodologia que estimula os alunos a concluir as atividades dentro do prazo estabelecido para provocar um comportamento ativo na construção de um projeto, pode contribuir para a formação acadêmica e profissional dos estudantes, o que incentiva os alunos a terem mais confiança ao trabalhar com projetos complexos em equipe, sobretudo no ambiente acadêmico.

3

Assim, justifica-se o uso de ferramentas computacionais que satisfaçam essas condições e que permitam a execução da liberdade criativa dos alunos para modificar ou criar seus processadores das mais variadas arquiteturas de maneira acessível. Para tal, as linguagens de descrição de hardware (HDL) oferecem uma gama variada de recursos para criação de códigos hábeis para simulação de arquiteturas de computadores que, em conjunto com ferramentas que possuem interface gráfica para circuitos, como a *Makerchip*, tornam-se recursos poderosos para o aprendizado e para o desenvolvimento técnico e profissional dos estudantes de tecnologia.

Sob essa perspectiva, este artigo traz uma abordagem de aprendizado baseado em projetos (ABP), a qual consiste no planejamento e na execução da construção de um modelo pipeline de um processador da microarquitetura *RISC-V* usando linguagem *Verilog HDL 2001* como ferramenta descritora de hardware em alto nível, simulada utilizando a tecnologia *ModelSim* e a ferramenta de matriz de portas programáveis em campo (FPGA) *Intel Quartus*, pois são ferramentas consolidadas sob a perspectiva da academia, mas também sobre o viés do mercado de trabalho (JAMIESON P, et al., 2019; YANG X, 2021). Para tal, a sequência de passos

envolvida no planejamento do projeto será apresentada nas seções seguintes de maneira detalhada, explicando como se deu a preparação das atividades didáticas executadas pelos alunos e qual o seu impacto na macroestrutura do programa de aprendizado.

2 MÉTODOS

Para estabelecimento do projeto, as atividades envolvidas foram separadas entre três tipos: Aulas, Reuniões e Tarefas. Além disso, a programação consistiu em 17 semanas para conclusão, as quais foram divididas em dois períodos com focos distintos, sendo estes: (a) um viés mais didático primeiro, e (b) uma abordagem focada na implementação prática do projeto.

Como base para o conteúdo apresentado aos alunos, a teoria aprofundada em sala de aula foi apoiada por instrumentos pedagógicos de grande referência, os quais forneceram os fundamentos necessários para a compreensão da arquitetura, do conjunto de instruções e dos princípios de organização e de implementação de processadores *RISC-V*. Os conceitos relacionados à organização do computador e à interface entre hardware e software foram fundamentados em obras de referência da área (PATTERSON JL e HENNESSY DA, 2018), enquanto os conteúdos relacionados à programação em *Assembly* e ao conjunto de instruções *RISC-V* foram apoiados por Borin (2021). Complementarmente, aspectos relacionados ao projeto e à análise da microarquitetura de processadores *RISC-V* foram abordados com base em (RAVEENDRAN A, et al. 2016). Dessa forma, essas referências constituíram a base teórica utilizada pelos alunos durante as etapas de estudo e implementação do processador desenvolvido no projeto.

Para regimento dos padrões da metodologia, todo o protocolo estabelecido na criação dessa abordagem é inspirado nos instrumentos de apoio pedagógico definidos na Taxonomia de Bloom, cuja finalidade é auxiliar a identificação e a declaração dos objetivos ligados ao desenvolvimento cognitivo para que possa facilitar o planejamento do processo de ensino (ADHIKARI Y, 2024). A aplicação da taxonomia foi organizada de forma progressiva, considerando as competências mobilizadas pelos alunos em cada etapa do projeto, desde a apropriação dos conceitos teóricos até a construção e validação do processador. A relação estabelecida entre os níveis cognitivos e sua aplicação no projeto é apresentada na Tabela 1.

Tabela 1 – Relação entre os níveis da Taxonomia de Bloom, sua aplicação no projeto e como essa metodologia pode ser útil nas conclusões extraídas a partir do questionário final.

Nível cognitivo	Aplicação no projeto	O que o questionário pode investigar
Lembrar	Revisão de conceitos de arquitetura, ISA e circuitos	Percepção de retenção dos conceitos
Compreender	Interpretação das instruções e componentes	Percepção de compreensão do funcionamento
Aplicar	Implementação em <i>Verilog</i>	Confiança para aplicar conhecimentos na implementação
Analisar	Integração dos módulos e análise do pipeline	Capacidade percebida de identificar relações e problemas
Avaliar	Testes, identificação de erros e verificação	Percepção sobre capacidade de avaliar resultados
Criar	Construção e integração do processador	Percepção de autonomia para construir soluções

Fonte: Elaborado pelos autores (2026).

Esses aspectos servirão como base de apoio para a elaboração de cada atividade registrada nos dois tipos de planejamento, que serão explicados nas duas seções seguintes. Além disso, para a elaboração do instrumento de avaliação da experiência de aprendizagem, foram considerados os seis níveis cognitivos da Taxonomia de Bloom revisada: lembrar, compreender, aplicar, analisar, avaliar e criar. Esses níveis foram relacionados às atividades desenvolvidas ao longo do projeto, de modo a orientar a elaboração das questões destinadas a identificar a percepção dos estudantes quanto às competências mobilizadas durante a experiência.

2.1 PLANEJAMENTO INICIAL – SEMANAS 1-8

Durante o processo de elaboração da ABP, o calendário de prazos foi estabelecido, de modo a organizar as atividades realizadas pelos instrutores e pelos estudantes no desenvolvimento do projeto do processador *RISC-V*. A divisão das semanas de preparação teórica inicial foi feita da seguinte forma: (a) aulas expositivas sobre projeto e arquitetura de *hardware* de baixo para cima, ou seja, das peças mais elementares até o conjunto completo de dispositivos que forma o processador. Nestas aulas, boas práticas de programação, recursos de linguagem, integração de componentes e elaboração de circuitos sintetizáveis foram os tópicos mais enfatizados durante o processo de consolidação teórica do projeto, fase essa executada nas

primeiras quatro semanas; e (b) um estudo especializado de revisão sobre a arquitetura RISC-V e suas particularidades, tanto a nível de conjunto de instruções da arquitetura (ISA), quanto a nível de resolução de problemas de dependência de dados e de controle no pipeline de instruções. Adicionalmente, as seções de introdução a sintetização lógica usando *Verilog HDL 2001*, *ModelSim* e *Intel Quartus* também foram apresentadas aos discentes, no decorrer das 4 últimas semanas do primeiro ciclo.

O formato das oito primeiras semanas foi decidido desse modo para que, antes da implementação propriamente dita, os alunos obtivessem contato com os padrões de projeto e desenvolvimento de circuitos integrados, seguido de uma introdução às ferramentas auxiliares e ao ambiente virtual de trabalho. Assim, a organização interna do grupo de alunos se torna facilitada, uma vez que a trilha de início da implementação é estabelecida de maneira firme e consistente logo no começo das reuniões. Portanto, o foco desta primeira etapa baseia-se em introduzir os alunos à capacitação teórica mínima necessária para aplicar os conhecimentos de arquitetura de computadores durante o processo de construção de um projeto de hardware.

2.2 PLANEJAMENTO TÉCNICO – SEMANAS 9-16

Diferente da seção anterior, a segunda metade do planejamento do ABP proposto neste artigo explora o desenvolvimento da capacidade de implementação prática do conhecimento teórico consolidado nas semanas anteriores, estabelecendo prazos e definindo metas para completar a arquitetura pipeline do processador RISC-V. A seguir, um detalhamento descritivo e temporal do processo técnico do projeto.

Como primeira atividade, o grupo de alunos construiu as duas primeiras etapas de execução de instruções do caminho em pipeline. Essas etapas consistem na busca e na decodificação de instruções oriundas da memória de instruções do computador. Adicionalmente, o orientador do projeto sugere as primeiras decisões de projeto que devem ser tomadas na construção do processador, de modo que os estudantes devem iniciar a elaboração do pensamento arquitetural para o futuro da sua implementação. Isso ocorreu durante as três primeiras semanas do segundo ciclo.

Após a entrega das duas primeiras etapas do pipeline, os alunos receberam feedbacks importantes do orientador, envolvendo a importância da elaboração complexa e exaustiva dos testes, em todos os casos de uso possíveis, contemplando as atividades que o processador é capaz

de concluir. Após isso, os estudantes chegam à penúltima etapa do ABP, que é a elaboração das últimas três fases de execução das instruções no caminho em pipeline da arquitetura *RISC-V*. Nessa etapa, os alunos devem finalizar o projeto no prazo definido e, caso haja dúvidas sobre a implementação propriamente dita ou mesmo dúvidas sobre a teoria envolvendo o funcionamento de alguns componentes, o orientador deve ser notificado para encontro presencial. Essa etapa permaneceu ativa durante um período de cinco semanas, para que os alunos pudessem concluir a implementação.

Para o planejamento técnico deste projeto, o principal objetivo consiste em trazer uma experiência mais próxima da realidade de um projetista ou de um arquiteto de hardware dentro da academia, especialmente na condição de pesquisador ou de desenvolvedor. Por esse motivo, a necessidade de realizar tarefas em tempo fixo é predominante nessa etapa do ABP proposto, aliando habilidades de organização pessoal com conhecimento técnico aplicado na prática. Por último, a pesquisa de satisfação é fundamental por capturar diretamente a perspectiva do estudante sobre o próprio processo de aprendizagem. Ao avaliar o impacto percebido por quem aprende, essa análise evidencia as vantagens de implementar a metodologia em cursos de produção de hardware.

2.3 AVALIAÇÃO DA EXPERIÊNCIA DE APRENDIZAGEM – SEMANA 17

7

Na última semana da disciplina de Tópicos em Arquitetura, o professor responsável realizou uma avaliação da experiência de aprendizagem como parte das atividades da disciplina. Participaram da avaliação os 12 estudantes matriculados, os quais haviam cursado, de forma subsequente, as disciplinas de Arquitetura de Computadores e Tópicos em Arquitetura. Na primeira disciplina, os conteúdos foram desenvolvidos predominantemente sob uma abordagem teórica, enquanto a segunda adotou o aprendizado baseado em projetos como estratégia para o desenvolvimento do processador *RISC-V*. Essa sequência permitiu aos estudantes vivenciarem as duas abordagens em momentos distintos de sua formação.

O instrumento foi composto por dez questões, distribuídas em seis seções, destinadas a investigar diferentes aspectos da experiência de aprendizagem. A primeira seção abordou a percepção dos estudantes quanto à mudança em sua confiança após o desenvolvimento do projeto. A segunda investigou a contribuição da implementação prática, da aplicação dos conhecimentos teóricos, da resolução de problemas e do desenvolvimento da autonomia. A

terceira comparou as experiências das duas disciplinas quanto à aplicação dos conhecimentos e à compreensão do funcionamento interno do processador. A quarta investigou a confiança dos estudantes para participar de atividades acadêmicas relacionadas à área. A quinta abordou a preparação percebida para aprofundar os estudos em Arquitetura de Computadores e a capacidade de aprendizagem autônoma. Por fim, a sexta seção investigou as atividades nas quais os estudantes perceberam maior desenvolvimento e registrou, por meio de uma questão aberta, a principal contribuição da experiência para sua formação.

As respostas foram coletadas de forma anonimizada, sem solicitação de nome ou de outros dados que permitissem a identificação individual dos estudantes. Após a aplicação do instrumento, os resultados foram disponibilizados de forma agregada e anônima aos participantes da disciplina. Para a elaboração e interpretação do instrumento, as atividades desenvolvidas no projeto foram relacionadas aos níveis cognitivos da Taxonomia de Bloom revisada — lembrar, compreender, aplicar, analisar, avaliar e criar. Essa relação foi utilizada como referência para organizar os aspectos cognitivos mobilizados durante o desenvolvimento do projeto e orientar a análise das percepções relatadas pelos estudantes. Ressalta-se que o questionário avaliou a percepção discente sobre o desenvolvimento dessas competências, não constituindo um instrumento de mensuração objetiva ou de classificação dos estudantes segundo os níveis da taxonomia.


3 RESULTADOS E DISCUSSÕES

3.1 IMPLEMENTAÇÃO E ACOMPANHAMENTO DA ARQUITETURA

A implementação do processador foi desenvolvida de forma progressiva, permitindo que os estudantes tomassem decisões relacionadas à composição e à integração dos módulos da arquitetura RISC-V. Embora os projetos compartilhassem uma estrutura básica de execução das instruções, algumas funcionalidades foram incorporadas de acordo com as decisões e necessidades estabelecidas durante o desenvolvimento. Entre essas escolhas, destacam-se a integração do multiplicador de 32 bits, da *Branch Target Buffer* (BTB) e da *Hazard Control Unit*, presentes em determinadas implementações e ausentes em outras. Essa variação permitiu que o desenvolvimento não se limitasse à reprodução de uma arquitetura previamente definida, exigindo dos estudantes a análise das funcionalidades que seriam integradas ao processador e de seus impactos sobre a implementação.

Não é objetivo deste artigo detalhar como a construção destes elementos adicionais na arquitetura foi conduzida, já que o experimento adotado está mais voltado para o uso da metodologia de ABP em um projeto de elaboração de hardware. Ademais, a Figura 1 apresenta, de forma representativa, uma arquitetura completa de processador baseada na ISA RISC-V, evidenciando seus principais componentes. A figura também permite visualizar a organização e a interação entre os diferentes estágios de execução..

Figura 1 – Arquitetura completa proposta no desenvolvimento por um dos grupos de alunos, com foco especial nos controles do pipeline e nas unidades de detecção de erros (hazards), além da presença de um multiplicador de 32 bits e uma unidade BTB, que atua “prevendo” saltos em tempo de execução de instruções no processador.



Fonte: Elaborado pelos autores (2026).

Para acompanhar o comportamento do processador durante a execução das instruções, foi utilizada uma interface de monitoramento capaz de apresentar textualmente o processamento realizado pelos diferentes estágios do pipeline, conforme exemplificado na Figura 2. Além de auxiliar os estudantes na identificação de erros e na verificação do funcionamento dos módulos implementados, essa interface desempenhou uma função importante no acompanhamento das atividades pelos orientadores. Os resultados apresentados durante as execuções permitiam demonstrar de forma objetiva o comportamento da

implementação desenvolvida, servindo como apoio às apresentações e às etapas de avaliação e feedback realizadas ao longo do projeto.

Figura 2 – Exemplo de log do estado do pipeline durante a execução de uma instrução addi, como definida nos cards de apresentação do funcionamento das instruções RISC-V.

```
# -----[ CICLO @ 95000 ]-----//
# [BTB] Inputs -> pc: 00000008 | IFID_pc: 00000004 | target_address: 00000008 | branch_taken: 0
# Outputs -> predicted_address: 00000000 | predicted: 00000000
# Internal -> pc_less: 2 | buffer_pc: 00000000 | buffer_target: 00000000 | buffer_state: 00 | buffer_valid: 0
# -----
# PC: 00000008 | Instruction: 00000000010000000000000100010011
# -----
# [IF/ID] Opcode: 0010011 | tipo: I | rd: 1, rs1: 0, rs2: 4
# Funct3: 000 | Funct7: 0000000 | mul: 0
# Imm Gen: 00000004
# RegBank Read -> rs1_value: 0 | rs2_value: 0
# Forwarding -> Fwd_1: 00 | Fwd_2: 00 | forward_1_value: 0 | forward_2_value: 0
# Branch Decoder -> Branch Taken: 0 | IFID_BTBPredicted: 0 | xor: 0
# Hazard Detection -> PCWrite: 0 | IFIDWrite: 0 | IDEXenable: 0 | Bolha_mem: 1 | Flush: 0 | hazard_mul: 1
# -----
# [ID/EX] Control -> RegWr: 1, MemRd: 0, MemWr: 0, MuxReg: 0, alu_src1: 00, ULAOp: 10, alu_src2: 00, mul: 1
# Data -> rs1_value: 4294967292 | rs2_value: 4294967290 | rd: 3 | imm: 00000000 | pc: 00000000
# Forward -> Fwd_1: 00, Fwd_2: 00
# ULA -> A: 4294967292 | B: 4294967290 | C: 0
# MUL -> signedS: 00000000000000000000000000000000 | unsignedS: 0 | counter: 101
# -----
# [EX/MEM] Control -> RegWr: 0, MemRd: 0, MemWr: 0, MuxReg: 0
# Data -> ULA_Res: 0 | val_B: 4294967290 | rd: 3
# -----
# [MEM/WB] Control -> RegWr: 0, MuxReg: 0
# Data -> ULA_Res: 0 | Mem_Data: 0 | rd: 3
# -----
```

Fonte: Elaborado pelos autores (2026).

Esta abordagem permitiu verificar, em tempo real, o comportamento dos registradores de interface (IF/ID, ID/EX, EX/MEM, MEM/WB), além dos dados de código das instruções, valores presentes em registradores, endereços de destino e de origem dos dados e as ações tomadas por cada componente integrado à arquitetura e outras informações cruciais para o entendimento do fluxo completo de execução, garantindo que os dados de um estágio fossem propagados de maneira suficientemente expositiva para o próximo a cada subida de clock, o que contribuiu positivamente para o entendimento geral da arquitetura.

3.2 PERCEPÇÃO DOS ESTUDANTES SOBRE A EXPERIÊNCIA DE ABP E RELAÇÃO COM A TAXONOMIA DE BLOOM

Durante o período de disponibilização da avaliação de experiência, os alunos submeteram suas respostas para cada pergunta no questionário que foi fornecido. As respostas foram devidamente registradas e contabilizadas para análise e inferência posteriores. Para cada pergunta elaborada, um nível de cognição em Bloom foi associado como o principal em teste. Uma sumarização dos principais resultados encontrados está melhor representada na Tabela 2.

Tabela 2 – Percepção dos estudantes sobre a experiência de ABP e sua relação com a Taxonomia de Bloom

Dimensão analisada	Nível cognitivo relacionado à atividade	Resultado observado
Compreensão dos conceitos por meio da implementação	Compreender / Aplicar	12/12 (100%) concordaram
Confiança para aplicar conhecimentos teóricos	Aplicar	11/12 (91,7%) concordaram
Resolução de problemas e erros como contribuição para aprendizagem	Analisar/Avaliar	11/12 (91,7%) concordaram
Autonomia para estudar e solucionar problemas técnicos	Analisar/Avaliar	11/12 (91,7%) concordaram
Abordagem mais contributiva para compreender o processador	Compreender/Aplicar	10/12 (83,3%) apontaram ABP
Abordagem mais contributiva para aplicar conhecimentos	Aplicar	9/12 (75,0%) apontaram ABP
Preparação para aprofundamento acadêmico	Aplicar/Criar	11/12 (91,7%) concordaram
Atividade com maior desenvolvimento percebido	Analisar	10/12 (83,3%) indicaram análise do comportamento e identificação de problemas

Fonte: Elaborado pelos autores (2026).

Os resultados indicaram uma percepção predominantemente positiva quanto à experiência proporcionada pela ABP. Na avaliação da mudança de confiança, os 12 participantes relataram algum grau de aumento após a experiência, sendo que 7 estudantes (58,3%) indicaram que sua confiança aumentou muito, enquanto 5 (41,7%) relataram que ela aumentou. Esse resultado constitui um primeiro indicativo de que a participação no desenvolvimento do processador foi percebida pelos estudantes como uma experiência de evolução em relação à própria capacidade de lidar com os conteúdos e atividades da área.

A contribuição da implementação prática para a aprendizagem também apresentou resultado expressivo. Todos os participantes (100%) concordaram que a implementação auxiliou na compreensão dos conceitos de Arquitetura de Computadores, sendo 8 estudantes (66,7%) classificados como “concordo totalmente” e 4 (33,3%) como “concordo”. Esse resultado está diretamente relacionado ao nível “compreender” da Taxonomia de Bloom, uma vez que os

estudantes associaram o contato com a implementação à compreensão dos conceitos estudados. Ao mesmo tempo, a atividade prática ultrapassou a simples recuperação de conhecimentos teóricos, uma vez que exigiu sua utilização durante a construção dos componentes do processador.

Essa relação entre conhecimento teórico e aplicação prática também foi observada na percepção dos estudantes sobre sua capacidade de utilizar os conhecimentos adquiridos. Onze participantes (91,7%) concordaram que o desenvolvimento do projeto aumentou sua confiança para aplicar conhecimentos teóricos em situações práticas, enquanto apenas um participante (8,3%) permaneceu na posição neutra. A predominância dessa percepção está associada ao nível “aplicar”, no qual o conhecimento previamente adquirido é utilizado para solucionar situações concretas. Nesse contexto, a estrutura do projeto possibilitou que conceitos apresentados na disciplina anterior fossem retomados e empregados durante a implementação dos módulos e das etapas de execução do processador.

A resolução de problemas e erros apresentou resultado semelhante. Onze estudantes (91,7%) concordaram que a necessidade de solucionar problemas e corrigir erros contribuiu para sua aprendizagem, enquanto um participante (8,3%) apresentou resposta neutra. Esse resultado possui relação mais direta com os níveis “analisar” e “avaliar”, pois o desenvolvimento do processador exigia identificar o comportamento apresentado, investigar possíveis causas, testar hipóteses e verificar os efeitos das alterações realizadas. Dessa forma, o erro deixou de representar apenas uma falha a ser eliminada e passou a integrar o próprio processo de aprendizagem, por meio de ciclos de identificação, correção e validação.

A percepção de autonomia apresentou comportamento próximo. Onze participantes (91,7%) concordaram que a experiência aumentou sua autonomia para estudar e solucionar problemas técnicos, enquanto um participante permaneceu neutro. Esse resultado é particularmente relevante para a proposta da ABP, pois parte das dificuldades encontradas durante o desenvolvimento não poderia ser solucionada apenas pela reprodução de exemplos previamente apresentados. A necessidade de investigar erros, recuperar conteúdos teóricos, consultar informações e testar soluções exigiu dos estudantes maior participação na condução de seu próprio processo de aprendizagem.

A comparação direta entre as duas experiências disciplinares reforçou essa percepção. Em relação à confiança para aplicar os conhecimentos, 9 participantes (75,0%) indicaram a

abordagem baseada em projetos como aquela que mais contribuiu para esse desenvolvimento, sendo 5 (41,7%) pela opção “principalmente a abordagem baseada em projetos” e 4 (33,3%) pela opção “mais a abordagem baseada em projetos”. Os outros 3 participantes (25,0%) consideraram que ambas as abordagens contribuíram de forma semelhante. Nenhum participante indicou a abordagem predominantemente teórica como mais contributiva nesse aspecto.

Quanto à compreensão do funcionamento interno do processador, a preferência pela abordagem baseada em projetos foi ainda mais evidente. Dez estudantes (83,3%) indicaram essa abordagem como a que mais contribuiu para sua compreensão, enquanto 2 (16,7%) consideraram que ambas as experiências contribuíram de forma semelhante. Novamente, não houve indicação da abordagem predominantemente teórica como aquela que mais contribuiu para esse aspecto. O resultado sugere que a possibilidade de observar, implementar, testar e modificar os componentes do processador favoreceu, na percepção dos participantes, a articulação entre os conceitos estudados e seu funcionamento efetivo na arquitetura desenvolvida.

Além dos aspectos diretamente relacionados à aprendizagem dos conteúdos, a avaliação investigou possíveis reflexos da experiência na formação acadêmica dos estudantes. Onze participantes (91,7%) concordaram que a experiência aumentou sua confiança para participar de atividades acadêmicas, enquanto um participante permaneceu neutro. De maneira semelhante, 11 estudantes (91,7%) afirmaram sentir-se mais preparados para aprofundar seus estudos acadêmicos, com 6 (50,0%) concordando totalmente e 5 (41,7%) concordando. Esses resultados indicam que os efeitos percebidos pelos participantes não se limitaram à compreensão dos conteúdos técnicos, alcançando também aspectos relacionados à confiança para prosseguir em atividades acadêmicas na área.

A capacidade de aprendizagem autônoma também apresentou avaliação positiva, embora ligeiramente inferior aos resultados anteriores. Dez estudantes (83,3%) concordaram que a experiência contribuiu para sua capacidade de aprender de forma autônoma, enquanto 2 (16,7%) permaneceram neutros. Esse resultado é coerente com a dinâmica observada durante o projeto, na qual a resolução de problemas exigia que os estudantes buscassem informações, recuperassem conhecimentos previamente estudados e avaliassem diferentes possibilidades de implementação.

A questão referente às atividades nas quais os estudantes perceberam maior desenvolvimento permite relacionar de maneira mais direta as percepções apresentadas aos

níveis cognitivos da Taxonomia de Bloom. Por se tratar de uma questão de múltipla escolha, os participantes poderiam selecionar mais de uma atividade. A atividade mais indicada foi “analisar o comportamento do processador e identificar problemas”, selecionada por 10 estudantes (83,3%), associada predominantemente ao nível “analisar”. Em seguida, “avaliar os resultados por meio de testes e correção de erros” foi indicada por 7 participantes (58,3%), relacionando-se ao nível “avaliar”. A atividade de “criar e integrar os componentes para construir o processador completo” foi selecionada por 5 estudantes (41,7%), estando relacionada ao nível “criar”.

As atividades relacionadas à recuperação e compreensão dos conhecimentos foram selecionadas por 4 estudantes cada (33,3%), tanto para “compreender o funcionamento das instruções e componentes do processador”, associada ao nível “compreender”, quanto para “revisar e recuperar conceitos teóricos”, associada ao nível “lembrar”. Por fim, “aplicar conceitos na implementação em *Verilog HDL*” foi indicada por 3 participantes (25,0%), estando diretamente relacionada ao nível “aplicar”. Como a questão permitia múltiplas respostas, esses percentuais não representam categorias mutuamente exclusivas e, portanto, não totalizam 100%.

4 CONCLUSÃO

A implementação do processador *RISC-V32I* em *Verilog HDL* permitiu a construção progressiva de uma arquitetura composta por diferentes módulos funcionais, integrados de acordo com as decisões tomadas ao longo do desenvolvimento do projeto. A adoção de uma arquitetura segmentada em estágios possibilitou organizar a implementação de forma incremental, permitindo que os componentes fossem desenvolvidos, integrados e avaliados progressivamente. Durante esse processo, foram consideradas diferentes possibilidades de composição da arquitetura, incluindo a utilização de recursos como o multiplicador de 32 bits, o *Branch Target Buffer* (BTB) e a unidade de controle de *hazards*, de acordo com as decisões adotadas nos diferentes desenvolvimentos.

A utilização de ferramentas de descrição e simulação de *hardware* possibilitou acompanhar o comportamento dos módulos e verificar a execução das instruções ao longo dos estágios do processador. A interface de acompanhamento desenvolvida também permitiu visualizar o processamento realizado durante as simulações, auxiliando tanto na identificação e

correção de problemas quanto na apresentação dos resultados obtidos durante as avaliações do projeto. Dessa forma, o desenvolvimento não se restringiu à implementação individual dos componentes, mas envolveu também sua integração, testes e análise do comportamento da arquitetura como um sistema.

Em conjunto, os resultados técnicos demonstram a viabilidade da utilização de um processador *RISC-V32I* como objeto central para uma experiência de desenvolvimento baseada em projetos, uma vez que sua implementação envolve diferentes conceitos de Arquitetura de Computadores e exige a integração progressiva de componentes de *hardware*. A construção e validação da arquitetura forneceram, portanto, a base prática necessária para a experiência pedagógica analisada neste trabalho, estabelecendo a conexão entre o desenvolvimento técnico do processador e as percepções de aprendizagem apresentadas pelos estudantes.

Os resultados apresentados na Tabela 2 permitem observar uma concentração das percepções positivas nas atividades que exigiram a utilização dos conhecimentos em situações práticas e, principalmente, a análise e avaliação dos resultados obtidos. Embora os níveis iniciais da Taxonomia de Bloom, como “lembrar” e “compreender”, tenham sido mobilizados durante o projeto, as respostas indicam maior percepção de desenvolvimento nas atividades que exigiam operações cognitivas mais complexas. A atividade de análise do comportamento do processador, por exemplo, foi selecionada por 83,3% dos participantes, enquanto a revisão e recuperação de conceitos teóricos foram indicadas por 33,3%.

15

Essa distribuição é coerente com a própria dinâmica do projeto. A implementação do processador não se restringiu à aplicação direta de conceitos previamente apresentados, mas envolveu sucessivos ciclos de implementação, simulação, identificação de comportamentos inesperados, investigação de suas causas, correção e realização de novos testes. Nesse processo, as operações cognitivas associadas aos níveis “analisar”, “avaliar” e “criar” foram mobilizadas conjuntamente com os conhecimentos necessários para compreender e aplicar os conceitos de Arquitetura de Computadores.

As respostas abertas reforçaram essa interpretação. Entre as contribuições relatadas pelos estudantes, destacaram-se a possibilidade de compreender conceitos que não haviam sido plenamente assimilados na abordagem teórica, o desenvolvimento da autonomia para buscar conhecimentos e solucionar problemas, a aprendizagem decorrente dos erros e correções e o aumento da confiança para lidar com projetos de maior complexidade. Também foram

mencionadas a aproximação entre os conhecimentos estudados e sua aplicação prática, o amadurecimento para o desenvolvimento de projetos de *hardware* e experiências relacionadas ao trabalho em equipe e à participação em atividades acadêmicas.

De forma geral, os dados indicam que os estudantes perceberam a experiência baseada em projetos como uma oportunidade de transformar conhecimentos teóricos em ações concretas de implementação, teste e resolução de problemas. A predominância das respostas associadas à aplicação, análise e avaliação sugere que a dinâmica do projeto proporcionou contato frequente com processos cognitivos que ultrapassam a recuperação ou compreensão inicial dos conteúdos. Entretanto, esses resultados devem ser interpretados como percepções dos participantes, e não como evidência objetiva de que os estudantes atingiram determinados níveis da Taxonomia de Bloom.

Considerando o conjunto das respostas, observa-se ainda que a percepção positiva não se restringiu ao domínio técnico. A maioria dos participantes relatou aumento da confiança para atividades acadêmicas, maior preparação para aprofundar seus estudos e desenvolvimento da autonomia. Assim, dentro das limitações do instrumento e do número de participantes, a experiência sugere que a utilização da ABP no desenvolvimento do processador contribuiu, na percepção discente, para aproximar o conhecimento teórico de situações práticas de implementação e para estimular processos de aprendizagem baseados na investigação, resolução de problemas e construção de soluções.

16

Como perspectiva para trabalhos futuros, propõe-se a ampliação da experiência para um número maior de estudantes e sua aplicação em diferentes turmas, possibilitando a análise de sua replicabilidade em contextos distintos. Estudos posteriores poderão também incorporar avaliações diagnósticas anteriores e posteriores à intervenção pedagógica, associadas a instrumentos objetivos de verificação da aprendizagem. Outra possibilidade consiste na utilização de grupos de comparação e no acompanhamento longitudinal da evolução dos estudantes durante e após o desenvolvimento do projeto. A utilização da Taxonomia de Bloom como estrutura para elaboração de atividades avaliativas poderá ainda permitir uma análise mais objetiva do desenvolvimento de competências cognitivas, complementando os dados de percepção obtidos neste estudo. Dessa forma, pesquisas futuras poderão avançar da análise da percepção dos estudantes sobre a experiência para a investigação de evidências objetivas de aprendizagem e de desenvolvimento de competências em Arquitetura de Computadores.

REFERÊNCIAS

- ADHIKARI Y. A Review of Revised Bloom's Taxonomy of Educational Objectives. *EducationReview Journal*, 2024; 1(1): 115-126. DOI: 10.3126/erj.vi1i1.82852.
- BORIN E. *An Introduction to Assembly Programming with RISC-V*. 1st ed. Campinas: 2021; 137 p.
- CUI E, et al. RISC-V Instruction Set Architecture Extensions: A Survey. *IEEE Access*, 2023; 11: 24696-24711. DOI: 10.1109/ACCESS.2023.3246491.
- JAMIESON P, et al. Framework and Tools for Undergraduates Designing RISC-V Processors on an FPGA in Computer Architecture Education. In: 6th Annual Conference on Computational Science and Computational Intelligence (CSCI'19), 2019, Las Vegas; 778-781. DOI: 10.1109/CSCI49370.2019.00148.
- LU T. A Survey on RISC-V Security: Hardware and Architecture. *arXiv*, 2021. Disponível em: <https://arxiv.org/abs/2107.04175>. Acesso em: 28 nov. 2025.
- MINEV P, et al. A Practical Computer Architecture Education with RISC-V and TL-Verilog. In: XXXII International Scientific Conference Electronics (ET), Sozopol, Bulgaria, 2023; 1-6. DOI: 10.1109/ET59121.2023.10279744.
- PATTERSON DA, HENNESSY JL. *Computer Organization and Design RISC-V Edition: The Hardware/Software Interface*. 5th ed. Cambridge, MA: Morgan Kaufmann; 2018.
- RAVEENDRAN A, et al. A RISC-V instruction set processor-micro-architecture design and analysis. In: 2016 International Conference on VLSI Systems, Architectures, Technology and Applications (VLSI-SATA), 2016, Bengaluru, India; 1-7. DOI: 10.1109/VLSI-SATA.2016.7593047.
- RISC-V INTERNATIONAL. About RISC-V International. Disponível em: <https://riscv.org/about/>. Acesso em: 03 nov. 2025.
- YANG X. An Approach of Project-Based Learning: Bridging the Gap Between Academia and Industry Needs in Teaching Integrated Circuit Design Course. *IEEE Transactions on Education*, 2021; 64(4): 337-344. DOI: 10.1109/TE.2021.3050450.